+86-755-82561458
video

EPM1270T144I5N

® MAX II porodica instant-on, nehlapajućih CPLD-ova bazirana je na 0,18-μm, 6-slojno-metal-flash procesu, sa denzitetama od 240 do 2.210 logičkim elementima (LEs) (128 do 2.210 ekvivalentnih makrocela) i nehlapajućim skladištenjem 8 Kbita. MAX II uređaji nude visoke I/I brojke, brze performanse i pouzdano uklapanje naspram drugih CPLD arhitektura. Featuring MultiVolt core, user flash memory (UFM) block, and enhanced in-system programmability (ISP), MAX II uređaji su dizajnirani za smanjenje troškova i snage uz pružanje programskih rješenja za aplikacije kao što su premoštavanje autobusa, I/O proširenje, power-on reset (POR) i kontrola sekvenciranja, te kontrola konfiguracije uređaja.

Opis

® MAX II porodica instant-on, nehlapajućih CPLD-ova bazirana je na 0,18-μm, 6-slojno-metal-flash procesu, sa denzitetama od 240 do 2.210 logičkim elementima (LEs) (128 do 2.210 ekvivalentnih makrocela) i nehlapajućim skladištenjem 8 Kbita. MAX II uređaji nude visoke I/I brojke, brze performanse i pouzdano uklapanje naspram drugih CPLD arhitektura. Featuring MultiVolt core, user flash memory (UFM) block, and enhanced in-system programmability (ISP), MAX II uređaji su dizajnirani za smanjenje troškova i snage uz pružanje programskih rješenja za aplikacije kao što su premoštavanje autobusa, I/O proširenje, power-on reset (POR) i kontrola sekvenciranja, te kontrola konfiguracije uređaja.


Osobine

MAX II CPLD ima sljedeće funkcije:

Voy-cost, low-power CPLD

- Instant-on, nehlapeta arhitektura

vađenje struje u stanju pripravnosti do 25 μA

Voi pruža brzo kašnjenje u razmnozavanju i vrijeme od sata do izlaza

] Pruža četiri globalna sata sa dva sata dostupna po logicnom bloku nizova (LAB)

] UFM blok do 8 Kbits za nehlapivo skladištenje

- Viševoltna jezgra koja omogućava vanjske napone opskrbe uređaju od ili 3,3 V/2,5 V ili 1,8 V

- MultiVolt I/O sučelje podržava 3.3-V, 2.5-V, 1.8-V i 1.5-V logičke razine

Voä e bus-friendly architecture including programable slew rate, drive strength, bus-hold, and programable pull-up resistors

] Schmitt pokreće omogućavanje unosa tolerantnih na buku (programirani po pinu)

] I/Os su u potpunosti u sausušnici sa Peripheral Component Interconnect Special Interest Group (PCI SIG) PCI Local Bus Specification, Revision 2.2 for 3.3-V operation at 66 MHz

- Podržava vruće utičnice

] Ugrađeno zajedničko testno akciono kolo (JTAG) boundary-scan test (BST) sklopovno kolo u sauslanom sa IEEE Std. 1149.1-1990

Đira ISP-a u sauslanom sa IEEE Std. 1532


Popularni tagovi: epm1270t144i5n, Kina, dobavljači, proizvođači, na veliko, na zalihama

Kontaktirajte dobavljača